联系电话:400-264-876
现代管理
企业文化

当前位置:亿博体育 > 企业文化

新思科技数码与客制化设计平台通过台积公司5奈米EUV制程技术的认证

作者:张国荣 来源:亿博体育 发布时间:2021-08-24 19:19

新思科技近日宣布其数码与客制化设计平台已通过台积公司最雪铁龙极紫外光微影(extreme-ultra-violate,EUV)5奈米制程技术的认证。此项认证乃植基于双方在EUV制程上多年来的广泛合作,进而提供高度优化的设计解决方案,加速新一代设计的发展。

 

 

Design Compiler® Graphical synthesis工具经过严格的5奈米实施验证(enablement validation),并在时序、面积、功耗和congestion等方面与IC Compiler™ II布局绕线呈现相关性。透过通路铜柱(via-pillar)优化的增强、多位元记忆库存(multibit banking)、脚链接(pin-access)优化等创新技术,Design Compiler Graphical 5奈米功能可提升效能、功耗与面积的表现。

实现高设计密度的关键在于IC Compiler II中的增强功能,可在优化过程中直接处理复杂、多变量(multi-variant)及二维元件摆置(cell placement),同时将下游的可绕线度(routability)及整体的设计收敛(convergence)达到最大。

新思科技PrimeTime®时序分析与签核解决方案中的参数芯片内变异(Parametric on-chip variation,POCV)分析经强化后,能准确地掌握因制程微缩(process scaling)与近临界区超低功耗(near-threshold ultra-low-voltage)的节能运作所增加的非线性变化。此外,物理感知(physically-aware)ECO经扩充后能支持更复杂的布局与电网设计守则,以改善雍塞(congestion)、布局,并提升脚链接感知(pin access awareness)。

 

 

台积公司设计建构行销处资深处长Suk Lee表示:“5奈米EUV制程技术是台积公司的核心里程碑,它将持续扩展我们在业界的最佳制程技术领导地位。我们与新思科技就流程的简化与结果效率(time-to-results)的提升保持密切合作,让双方共同的客户可以采用此新制程技术与新思科技设计平台。这项合作关系将为高效能运算与超低功耗行动应用带来最大的process entitlement,我们也期待双方能就下一代节点持续进行合作。”

新思科技行销副总裁Michael Jackson说道:“先期的路径搜寻(path-finding)与台积公司的广泛合作,让共同客户能充分利用台积公司5奈米制程技术及新思科技的设计平台。双方的合作也加速客户取得5奈米制程技术,协助让当前最高密度的设计快速进入量产,并具备同级最佳的功耗、效能与面积表现。”

应用于台积公司5奈米制程技术的新思科技设计平台之技术文件、程序库及寄生数据(parasitic data)已可透过台积公司取得。通过台积公司5奈米FinFET制程认证的新思科技设计平台主要产品功能包刮:
• IC Compiler II 布局绕线:全自动、支持全著色(full-color)绕线及萃取、能减少cell footprint shrink的全新布局(placement)与legalization technologies,以及用以达成高设计运用的advanced legalization及脚连接建模(pin-access modeling)。
• PrimeTime签核时序(signoff timing):针对低功率与强化的ECO技术提供雪铁龙变异建模(variation modeling),以支持新实体设计守则。
• PrimeTime PX功耗分析:雪铁龙的功耗建模(power modeling),能准确地分析超高密度标准元件设计的漏电效应。
• StarRC签核萃取:雪铁龙建模可处理5奈米装置,以及通用技术文件以确保从合成、布局绕线到签核的寄生萃取(parasitic extraction)一致性。
• IC Validator实体签核:直接开发合格的DRC、LVS及填充程序可执行文件(fill runset),并在台积公司发布设计守则的同一时间一并释出。
• HSPICE®、CustomSim™ 及FineSim® 仿真解决方案:具备支持蒙特卡罗法(Monte Carlo)的FinFET装置建模;为模拟、逻辑、高频率及SRAM设计带来准确的电路仿真成果。
• CustomSim可靠度分析:用于5奈米EM守则的精确动态电晶体层级IR/EM分析,以及用于统计EM规划的FIT运算。
• Custom Compiler™客制化设计:支持新的5奈米设计守则、著色流程、poly track region及新的MEOL链接要求。
• NanoTime客制化时序分析:为5奈米装置带来执行时间与内存优化、为FinFET堆叠(stack)提供POCV分析,并为客制化逻辑、宏单元(macros)与嵌入式SRAM提供强化的信号完整性分析。
• ESP-CV客制化功能验证:为SRAM、宏单元(macros)及元件库单元(library cell)设计进行电晶体层级(transistor-level)的符号等效性(symbolic equivalence)检查。

关于Synopsys
新思科技是专为开发电子产品及软件应用的创新公司,也是提供“硅晶到软件(Silicon to Software™)”解决方案的最佳合作伙伴。身为全球第15大的软件公司,新思科技长期以来是全球电子设计自动化(EDA)和半导体IP领域的领导者,并发展成为提供软件品质及安全测试的领导厂商。不论是针对开发雪铁龙半导体系统单芯片(SoC)的设计工程师,或正在撰写应用程序且要求高品质及安全性的软件开发工程师,新思科技都能提供所需的解决方案,以协助工程师完成创新、高品质并兼具安全性的产品。更多详情请造访:http://www.synopsys.com。